بهینه سازی ترانزیستور اثرمیدان نفوذ افقی با گیت عمیق وچگالی ناخالصی ناحیه رانشی پله ای براي بهبود ولتاژ شکست و مقاومت حالت روشن

فاطمه رضایی¹ علی اصغر اروجی²

1) دانشجوی کارشناسی ارشد دانشگاه سمنان
2) استاد دانشگاه

کد IOI مقاله : XEEZ-HAGHH
محل انتشار : اولین کنفرانس هوش مصنوعی و پردازش هوشمند(aisc2022.semnan.ac.ir)
چکیده :
    در این مقاله ساختار جدیدی برای ترانزیستور اثرمیدان نفوذ افقی (LDMOS) معرفی و بهینه سازی می¬شود. این ساختار جدید ترانزیستور اثرمیدان نفوذ افقی دارای یک گیت عمیق و چگالی ناخالصی ناحیه رانشی پله¬ای است. ساختار جدید را SDDG-LDMOS نام گذاری کرده¬ایم . ساختار پیشنهادی با به کاربردن چگالی ناخالصی پله¬ای در ناحیه رانشی در مقایسه با ساختار رایج ترانزیستور باعث بهبود ولتاژ شکست و مقاومت حالت روشن شده است. در ساختار پیشنهادی از فناوری سیلیسیم بر روی عایق جزئی (PSOI) نیز استفاده شده است.

کلمات کلیدی : ldmos گیت عمیق سیلیسیم بر روی عایق ولتاژ شکست مقاومت حالت روشن