طراحی و پیاده سازی يك مبدل ثبات تقريب متوالي آسنكرون با روش بهینه سازی زمان نشست D/A با قابليت تفكيك 10 بيت و فركانس نمونه‌برداري 32-4MS/s در تكنولوژي CMOS 0.13 μm

محسن دشت بیاضی¹ علی محمدیان² عباس گلمکانی³

1) دانشجوی کارشناسی ارشد الکترونیک گرایش برق،دانشگاه فردوسی
2) دانشجوی کارشناسی ارشد الکترونیک گرایش برق،دانشگاه آزاد اسلامی واحد علوم و تحقیقات خراسان
3) استادیار، دانشکده مهندسی برق، دانشگاه صنعتی سجاد، مشهد، ایران-

محل انتشار : دومین کنفرانس بین المللی مهندسی و علوم کاربردی(2iceasconf.com)
چکیده :
چکیده در این مقاله، یک مبدل S.A.R توان پایین با دقت بالا(10 بیت) و نرخ نمونه برداری متوسط در رنج 4 تا 32 مگاهرتز اتخاذ شده است که مدارات آن از پردازش آسنکرون با نگرشی جدید استفاده می کنند. در این مقاله، یک روش جدید در پردازش آسنکرون ارائه شده است که برای افزایش سرعت مبدل با بازده توان بالاتر نسبت به روش متداول بسیار مناسب است و تعدادی از معایب طراحی کلاک مبدل آسنکرون، نظیر عدم نشست کامل خازن های آرایه ی D/Aدر آن بروز نمی کند. در نهایت ایده ی آسنکرون به یک نمونه مبدل S.A.R ده بیتی اعمال گردیده است. نتایج شبیه سازی در ولتاژ تغذیه 1.2-0.6 ولت و فناوری130 نانومتر CMOS اتخاذ شده است و این ساختار توانسته است با دقت10 بیت، به FoM معادل fJ/step.conv 5/3 دست پیدا کند.
کلمات کلیدی : واژگان كليدي: مبدل آنالوگ به دیجیتال پردازش آسنکرون. بازده توان مدارات منطقی آسنکرون